Pat

J-GLOBAL ID：200903081988981970

チップレイアウト方法

Inventor： 大田 浩之 ,  木村 光行 ,  野崎 真司 ,  新田 祐介 ,  井上 一紀
Applicant, Patent owner： 株式会社日立製作所 ,  株式会社日立超エル・エス・アイ・システムズ
Agent (1)： 玉村 静世
Gazette classification：公開公報
Application number (International application number)：1999167811
Publication number (International publication number)：2000357741
Application date： Jun. 15, 1999
Publication date： Dec. 26, 2000
Summary：

【要約】【課題】 配線の自由度を向上させ、且つマクロとしての規則論理が持つ本来の特性を引き出すためのチップレイアウト方法を提供することにある。【解決手段】 チップのフロアプランを作成する第1ステップ(S11)と、得られたフロアプランに基づいて配置配線の制約条件を割り出し、それに基づいて個別マクロ内の配置配線情報を得る第2ステップ(S12)と、上記チップフロアプランに上記個別マクロ配置配線情報を取り込む第3ステップ(S13)と、その情報に基づいてチップ全体の一括配置配線を行う第4ステップ(S14)とを設け、個別マクロレイアウト時に予めチップレイアウト上の配置位置を決定することでチップとしての配置配線の制約条件取り込んだ形で個別マクロレイアウトを行うことで、チップ全体としての配線効率の向上を図る。

Claim (excerpt)：

個別マクロのチップ上の配置位置を決定するステップと、決定された配置位置に基づいてチップとしての配置配線の制約条件を取り込んで個別マクロ内の配置配線を行うステップと、上記個別マクロの配置配線情報を取り込んでチップ全体の配置配線を行うステップと、を含むことを特徴とするチップレイアウト方法。

IPC (2)：

H01L 21/82 ,  G06F 17/50

FI (3)：

H01L 21/82 B ,  G06F 15/60 658 A ,  G06F 15/60 658 F

F-Term (12)：

5B046AA08 ,  5B046BA05 ,  5B046BA06 ,  5F064DD03 ,  5F064DD04 ,  5F064DD25 ,  5F064EE03 ,  5F064EE08 ,  5F064EE24 ,  5F064EE52 ,  5F064HH06 ,  5F064HH10