Pat
J-GLOBAL ID：200903082044362041

半導体装置の製造方法および半導体装置

Inventor：
川島 寛之

About 川島 寛之


Applicant, Patent owner：
ソニー株式会社

About ソニー株式会社


Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：2001361936
Publication number (International publication number)：2003163266
Application date： Nov. 28, 2001
Publication date： Jun. 06, 2003
Summary：
【要約】【課題】 パターニングなどの工程増を抑制し、配線間容量を低減させるとともに、配線材料を被覆する拡散バリア膜との密着性や機械的強度にも優れ、絶縁膜の加工性にも優れた半導体装置の製造方法および半導体装置を提供する。【解決手段】 基板11上の第1の絶縁膜12に配線溝13を形成する工程と、配線溝13の側壁にサイドウォール層14を形成する工程と、サイドウォール層14が形成された配線溝13の内部に導電性材料を埋め込んで配線17を形成する工程と、サイドウォール層14を選択的に除去することで、配線溝13の側壁と配線17との間に一定幅wの空間aを設ける工程とを有することを特徴とする半導体装置の製造方法および半導体装置。
Claim (excerpt)：
基板上の絶縁膜に配線溝を形成する工程と、前記配線溝の側壁にサイドウォール層を形成する工程と、前記サイドウォール層が形成された前記配線溝の内部に導電性材料を埋め込んで配線を形成する工程と、前記サイドウォール層を選択的に除去することで、前記配線溝の側壁と前記配線との間に一定幅の空間を設ける工程とを有することを特徴とする半導体装置の製造方法。
FI (2)：
H01L 21/90 N ,  H01L 21/90 B
F-Term (68)：
5F033HH11 ,  5F033HH27 ,  5F033HH28 ,  5F033HH30 ,  5F033HH32 ,  5F033HH33 ,  5F033HH34 ,  5F033HH35 ,  5F033JJ01 ,  5F033JJ11 ,  5F033JJ27 ,  5F033JJ28 ,  5F033JJ30 ,  5F033JJ32 ,  5F033JJ33 ,  5F033JJ34 ,  5F033JJ35 ,  5F033KK11 ,  5F033KK27 ,  5F033KK28 ,  5F033KK30 ,  5F033KK32 ,  5F033KK33 ,  5F033KK34 ,  5F033KK35 ,  5F033MM01 ,  5F033MM02 ,  5F033MM05 ,  5F033MM12 ,  5F033MM13 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP11 ,  5F033PP15 ,  5F033PP27 ,  5F033PP28 ,  5F033PP33 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ13 ,  5F033QQ19 ,  5F033QQ25 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ73 ,  5F033QQ75 ,  5F033RR01 ,  5F033RR02 ,  5F033RR04 ,  5F033RR06 ,  5F033RR08 ,  5F033RR11 ,  5F033RR30 ,  5F033SS02 ,  5F033SS08 ,  5F033SS11 ,  5F033TT02 ,  5F033TT08 ,  5F033XX01 ,  5F033XX03 ,  5F033XX06 ,  5F033XX20 ,  5F033XX25 ,  5F033XX27 ,  5F033XX28
Patent cited by the Patent：
Cited by examiner (4)
Show all

Return to Previous Page

TOP

BOTTOM