Pat
J-GLOBAL ID：200903082114992471

半導体装置の製造方法

Inventor：
田中 知哉

About 田中 知哉

, 
岸田 剛信

About 岸田 剛信


Applicant, Patent owner：
松下電器産業株式会社

About 松下電器産業株式会社


Agent (1)： 宮井 暎夫
Gazette classification：公開公報
Application number (International application number)：2000315122
Publication number (International publication number)：2002124485
Application date： Oct. 16, 2000
Publication date： Apr. 26, 2002
Summary：
【要約】【課題】 半導体集積回路の微細化に伴うコンタクトホールやヴィアホールのアスペクト比の上昇により、その底部を良好にクリーニングする事が困難であり、抵抗上昇、配線信頼性の低下の課題がある。【解決手段】 アルゴンプラズマ処理によるコンタクトホール底部7の酸化物除去の際、半導体基板に印加されるセルフバイアス電圧の絶対値を100V以上にすることで、アルゴンイオンのウエハ方向の直進性が増大するため、コンタクトホール底部7の酸化物を効率よくかつ良好に除去することができ、安定した接触抵抗、安定した配線信頼性を実現できる。
Claim (excerpt)：
処理室内で、半導体基板上に形成された凹部底面のコンタクト領域または拡散層領域に対しアルゴンプラズマ処理を行うことにより、前記コンタクト領域または拡散層領域の表面に存在する絶縁膜を除去する工程を有する半導体装置の製造方法であって、前記アルゴンプラズマ処理は、高周波電力を印加してアルゴンプラズマを励起し、前記半導体基板に印加されるセルフバイアス電圧の絶対値を100V以上にして行うことを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/28 ,  H01L 21/3065 ,  H01L 21/768
FI (3)：
H01L 21/28 A ,  H01L 21/302 N ,  H01L 21/90 C
F-Term (66)：
4M104AA01 ,  4M104BB01 ,  4M104BB14 ,  4M104BB24 ,  4M104CC01 ,  4M104DD02 ,  4M104DD04 ,  4M104DD19 ,  4M104DD23 ,  4M104DD37 ,  4M104DD38 ,  4M104DD43 ,  4M104DD65 ,  4M104DD75 ,  4M104DD84 ,  4M104EE09 ,  4M104EE14 ,  4M104EE15 ,  4M104FF14 ,  4M104FF17 ,  4M104FF18 ,  4M104GG09 ,  4M104GG10 ,  4M104GG14 ,  4M104HH15 ,  4M104HH20 ,  5F004BB11 ,  5F004CA02 ,  5F004CA03 ,  5F004DA23 ,  5F004EA31 ,  5F004EB01 ,  5F033HH09 ,  5F033HH18 ,  5F033HH33 ,  5F033JJ18 ,  5F033JJ19 ,  5F033JJ33 ,  5F033KK01 ,  5F033KK25 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP17 ,  5F033PP22 ,  5F033PP23 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ12 ,  5F033QQ14 ,  5F033QQ19 ,  5F033QQ31 ,  5F033QQ37 ,  5F033QQ48 ,  5F033QQ70 ,  5F033QQ73 ,  5F033QQ80 ,  5F033QQ94 ,  5F033RR04 ,  5F033RR15 ,  5F033WW05 ,  5F033WW08 ,  5F033XX04 ,  5F033XX07 ,  5F033XX09
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM