Pat

J-GLOBAL ID：200903082149136063

半導体装置の製造方法

Inventor： 坂村 正二 ,  稲葉 裕一
Applicant, Patent owner： 三洋電機株式会社
Agent (1)： 西野 卓嗣
Gazette classification：公開公報
Application number (International application number)：1993072295
Publication number (International publication number)：1994283416
Application date： Mar. 30, 1993
Publication date： Oct. 07, 1994
Summary：

【要約】【目的】 1回のホトエッチ工程でボンディングパッド上のシリコン窒化膜およびポリイミド膜をは除去しスクライブライン領域上についてはポリイミド膜のみを除去することを可能にし、製造工程の簡略化および信頼性の向上を図る。【構成】 ボンディングパッド(22)上のホトレジスト膜(25)を穿孔し、スクライブライン領域(3a)上にはレチクル上に半透過光領域を設けることで薄いホトレジスト膜(25a)を形成する。その後、エッチングすることにより、ボンディングパッド(12)上のシリコン窒化膜(23)およびポリイミド膜(24)を除去し、スクライブライン領域(3a)についてはポリイミド膜(24)のみを除去しシリコン窒化膜(23)を残す。

Claim (excerpt)：

半導体基板上に第1の保護膜および第1の保護膜とは材質の異なる第2の保護膜をこの順に重ねて形成する工程と、前記第2の保護膜上の全面にホトレジスト膜を形成する工程と、遮光領域、透過光領域および半透過光領域とを有するレチクルを使用して前記ホトレジスト膜を露光および現像することにより、遮光領域に対応した第2の保護膜上の領域については厚いホトレジスト膜を残し、透過光領域に対応した第2の保護膜上の領域についてはホトレジスト膜を除去し、半透過光領域に対応した第2の保護膜上の領域については薄いホトレジスト膜を残す工程と、前記第1および第2の保護膜を除去しかつ前記薄いホトレジスト膜およびその下方の第2の保護膜とを除去する条件でエッチングする工程とを具備することを特徴とした半導体装置の製造方法。

IPC (5)：

H01L 21/027 ,  G03F 1/08 ,  G03F 7/26 ,  H01L 21/318 ,  H01L 21/78

Patent cited by the Patent：

Cited by examiner (3)

• 特開平2-134808
  
• 特開昭63-018351
  
• 特開平4-049623