Pat

J-GLOBAL ID：200903082165727390

半導体装置とそれを用いたパワースイッチング駆動システム

Inventor： 坂本 光造 ,  井上 洋典 ,  宮内 昭浩 ,  白石 正樹 ,  森 睦宏 ,  渡辺 篤雄 ,  大柳 孝純
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 作田 康夫
Gazette classification：公開公報
Application number (International application number)：1999349785
Publication number (International publication number)：2001168327
Application date： Dec. 09, 1999
Publication date： Jun. 22, 2001
Summary：

【要約】【課題】半導体装置を高耐圧化,低損失化する。【解決手段】第1端子101(ソース端子)と第2端子102(ドレイン端子)を有する半導体装置の半導体チップの基板主表面は(110)結晶面とし、異方性エッチング工程を利用して、前記半導体チップのn型領域2aとp型領域4が(110)結晶面と垂直な{111}結晶面を主要接触面となるように加工し、[110]軸方向に細長く伸びた形状で交互に隣接して配列したn型領域2とp型領域4は電圧保持領域を形成し、第1端子101はp型領域4へ配線で接続し、第2端子102はn型領域2に接続する。また、p型領域4はゲート用多結晶シリコン層8の底部角を覆うように形成する。

Claim (excerpt)：

第1端子と第2端子間に電圧が印加されたときに半導体チップの一部を貫いて空間電荷領域を形成することにより前記第1端子と前記第2端子間の電流通電を阻止する半導体装置において、前記半導体チップの基板主表面は(110)結晶面とし、前記半導体チップの4つの側辺のうち対向する一組の側辺を(110)結晶面と垂直な{111}結晶面上とし、前記半導体チップ内に前記第2端子と電気的に接続される第1導電型の第1領域と前記第1端子と電気的に接続される第2導電型の第2領域が交互に隣接して配列する電圧保持領域を有し、前記第1導電型の第1領域と前記第2導電型の第2領域の境界は[110]軸方向に伸びた形状であり、前記第1端子と前記第2端子間の電流通電を阻止する時には前記第1導電型の第1領域と前記第2導電型の第2領域からなる前記電圧保持領域に正及び負の空間電荷領域が交互に並ぶことを特徴とする半導体装置。

FI (4)：

H01L 29/78 652 T ,  H01L 29/78 652 C ,  H01L 29/78 653 A ,  H01L 29/78 655 A