Pat
J-GLOBAL ID:200903082189087057

高誘電キャパシタ及びその製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 八田 幹雄 (外1名)
Gazette classification:公開公報
Application number (International application number):1998002602
Publication number (International publication number):1998242399
Application date: Jan. 08, 1998
Publication date: Sep. 11, 1998
Summary:
【要約】【課題】 高誘電キャパシタの製造方法及びそれにより製造されたキャパシタを提供する。【解決手段】 半導体基板300 上に導電性プラグ303 を形成し、その上に高融点金属と充填材よりなった障壁層307aを形成する。これは障壁層の内に存在する結晶粒界を充填材に詰めることによって金属と酸素の拡散経路を遮断するためである。次いで障壁層307a上に下部電極309a、311aと高誘電膜313 を順次に形成した後、酸素雰囲気で高温熱処理を実施する。高誘電膜313 上に上部電極315 を形成する。これにより、障壁層及び電極層の拡散防止機能が向上するので、超高集積半導体装置に適用できる高い信頼性の高誘電キャパシタが得られる。特に、約100Å程度の障壁層でも金属または酸素の拡散が防止できるので、白金以外の膜が高誘電膜と接触する面積が最小化できて、向上した拡散防止特性と同時に優れた漏れ電流特性を有する高誘電キャパシタが得られる。
Claim (excerpt):
(a)半導体基板上に導電性プラグを形成する段階と、(b)前記導電性プラグが形成された半導体基板上に高融点金属と充填材よりなった障壁層を形成する段階と、(c)前記障壁層上に下部電極を形成する段階と、(d)前記下部電極上と前記下部電極及び障壁層の側壁に高誘電膜を蒸着する段階と、(e)前記高誘電膜が形成された前記半導体基板を、酸素雰囲気で高温熱処理を実施する段階と、(f)前記熱処理された前記半導体基板の前記高誘電膜上に上部電極を形成する段階と、を含むことを特徴とする高誘電キャパシタの製造方法。
IPC (4):
H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242
FI (3):
H01L 27/04 C ,  H01L 27/10 621 B ,  H01L 27/10 651
Patent cited by the Patent:
Cited by examiner (5)
Show all

Return to Previous Page