Pat
J-GLOBAL ID：200903082191644567
演算装置及び演算方法
Inventor：
Applicant, Patent owner：
Agent (1)：
役 昌明 (外1名)
Gazette classification：公開公報
Application number (International application number)：1994130856
Publication number (International publication number)：1995182141
Application date： May. 23, 1994
Publication date： Jul. 21, 1995
Summary：
【要約】【目的】 倍精度データの演算や並列演算に際して正確にオーバーフロー補正ができる演算装置及び演算方法を提供する。【構成】 倍精度データの上位桁の演算結果を記憶する第1のレジスタ9と、倍精度データの下位桁の演算結果を記憶する第2のレジスタ10と、演算結果のオーバーフローを検出するオーバーフロー検出手段6と、このオーバーフロー検出手段の検出結果に基づいて第1のレジスタに最大値または最小値を出力する最大値最小値設定手段8とを備えた演算装置において、オーバーフロー検出手段6の検出結果に基づいて第2のレジスタ10の出力値を全ビットが0または1のデータに設定する補正手段13を設ける。オーバーフローが発生して上位桁が最大値に設定されるときには下位桁も「1111..」に、上位桁が最小値に設定されるときには下位桁も「0000..」に設定される。また並列演算では、各演算のオーバーフローが検出され、検出結果に基づいて演算結果が最大値または最小値に設定される。
Claim (excerpt)：
倍精度データの上位桁の演算結果を記憶する第1のレジスタと、倍精度データの下位桁の演算結果を記憶する第2のレジスタと、演算結果のオーバーフローを検出するオーバーフロー検出手段と、該オーバーフロー検出手段の検出結果に基づいて前記第1のレジスタに最大値または最小値を出力する最大値最小値設定手段とを備えた演算装置において、前記オーバーフロー検出手段の検出結果に基づいて前記第2のレジスタの出力値を全ビットが0または1のデータに設定する補正手段を設けたことを特徴とする演算装置。
IPC (3)：
G06F 7/00
, G06F 7/02
, G06F 7/38
