Pat

J-GLOBAL ID：200903082277482047

半導体装置およびその製造方法

Inventor： 今井 清隆
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 山下 穣平
Gazette classification：公開公報
Application number (International application number)：1997311851
Publication number (International publication number)：1999145468
Application date： Nov. 13, 1997
Publication date： May. 28, 1999
Summary：

【要約】【課題】 ゲート電極および拡散層の表面をシリサイド化する技術が用いられているSRAMセルのゲート電極とドレイン拡散層をつなぐ共通コンタクトがゲート電極に対しての位置ずれマージンをバランス良く得ることを課題としている。【解決手段】 ゲート電極側壁に絶縁物からなる幅Wのサイドウォールスペーサーを有し、ゲート電極表面および拡散層表面に金属シリサイド層を有する絶縁ゲート型電界効果トランジスタにおいて、前記ゲート電極と前記拡散層を同一のコンタクトホールを用いて接続する場合、前記コンタクトホールの中心位置を前記サイドウォールスペーサー幅Wの半分の距離だけ、ゲート電極端より拡散層側に移動させて形成する。

Claim (excerpt)：

ゲート電極側壁に絶縁物からなる幅Wのサイドウォールスペーサーを有し、前記ゲート電極表面および拡散層表面に金属シリサイド層を有する半導体装置において、前記ゲート電極と前記拡散層を同一のコンタクトホールを用いて接続する場合、前記コンタクトホールの中心位置を前記サイドウォールスペーサー幅Wの半分の距離だけ、前記ゲート電極端より前記拡散層側に移動させて形成したことを特徴とする半導体装置。

IPC (4)：

H01L 29/78 ,  H01L 21/28 301 ,  H01L 21/8244 ,  H01L 27/11

FI (3)：

H01L 29/78 301 X ,  H01L 21/28 301 T ,  H01L 27/10 381