Pat
J-GLOBAL ID:200903082312076359
フラッシュメモリセルおよびその製造方法
Inventor:
Applicant, Patent owner:
Agent (1):
長谷 照一 (外2名)
Gazette classification:公開公報
Application number (International application number):1995171163
Publication number (International publication number):1996055922
Application date: Jul. 06, 1995
Publication date: Feb. 27, 1996
Summary:
【要約】【目的】 プログラマブルメモリにおいて、低電圧で動作し、書換え可能回数を増加させる。【構成】 フラッシュメモリセルを、基板上に所定のサイズに形成されて電荷が捕捉および解放される複合構造絶縁膜と、上記複合構造絶縁膜の一側端近傍の基板部分に形成されたドレインと、上記複合構造絶縁膜の他側端から所定間隔離れた基板部分に形成されたソースと、上記複合構造絶縁膜の上に形成されたプログラム/消去制御ゲートと、上記プログラム/消去制御ゲート、上記ソースおよび上記ドレインを覆う層間絶縁膜と、上記層間絶縁膜上に形成される選択ゲートとを含んで構成する。メモリセルを複数配列して、アレイを形成する。
Claim (excerpt):
基板上に所定のサイズに形成されて電荷が捕捉および解放される複合構造絶縁膜と、上記複合構造絶縁膜の一側端近傍の基板部分に形成されたドレインと、上記複合構造絶縁膜の他側端から所定間隔離れた基板部分に形成されたソースと、上記複合構造絶縁膜の上に形成されたプログラム/消去制御ゲートと、上記プログラム/消去制御ゲート、上記ソースおよび上記ドレインを覆う層間絶縁膜と、上記層間絶縁膜上に形成される選択ゲートとを含んで成るフラッシュメモリセル。
IPC (6):
H01L 21/8247
, H01L 29/788
, H01L 29/792
, G11C 16/02
, H01L 21/318
, H01L 27/115
FI (3):
H01L 29/78 371
, G11C 17/00 307 E
, H01L 27/10 434
Patent cited by the Patent:
Cited by examiner (6)
Show all
Return to Previous Page