Pat

J-GLOBAL ID：200903082361649119

半導体装置の製造方法

Inventor： 原田 剛史 ,  吉本 和也
Applicant, Patent owner： 松下電子工業株式会社
Agent (1)： 前田 弘 (外2名)
Gazette classification：公開公報
Application number (International application number)：1998029571
Publication number (International publication number)：1999233453
Application date： Feb. 12, 1998
Publication date： Aug. 27, 1999
Summary：

【要約】【課題】拡散層と配線層の接続抵抗の増大や、半導体基板と拡散層の接合の破壊がない半導体装置の製造方法を提供する。【解決手段】まず、半導体基板101上の所定の位置に拡散層102を形成する。次に、半導体基板101および拡散層102上に層間絶縁膜103を堆積し、層間絶縁膜103上の所定の位置にコンタクトホール104を形成する。拡散層102上および層間絶縁膜103上にチタン膜105を堆積した後、半導体基板101をアルゴン雰囲気下で700°Cに加熱し、拡散層102の表面にチタンシリサイド膜106を形成する。次に、チタンを含む有機化合物を材料とする化学的気層成長法によりチタン膜105およびチタンシリサイド膜106上に窒化チタン膜107を堆積する。最後に、ブランケット・タングステン法によりコンタクトホール104をタングステン膜108で埋め込み、配線層109を形成する。

Claim (excerpt)：

シリコンを含む部材上に絶縁膜を堆積する工程と、前記絶縁膜に開口部を形成し、前記シリコンを含む部材の少なくとも一部を露出させる工程と、前記開口部の底部に高融点金属膜を堆積する工程と、熱処理を行なうことによって前記高融点金属膜の少なくとも一部をシリサイド化し、前記開口部の底部に高融点金属シリサイド膜を形成する工程と、有機化合物を材料とする化学的気層成長法によって、前記高融点金属シリサイド膜と電気的に接触するバリア膜を堆積する工程と、前記バリア膜上に導電膜を堆積する工程と、を包含する半導体装置の製造方法。

IPC (2)：

H01L 21/28 301 ,  H01L 21/768

FI (2)：

H01L 21/28 301 R ,  H01L 21/90 C