Pat

J-GLOBAL ID：200903082366319834

半導体装置の製造方法

Inventor： 山口 崇
Applicant, Patent owner： 株式会社東芝
Agent (1)： 外川 英明
Gazette classification：公開公報
Application number (International application number)：1999202504
Publication number (International publication number)：2001036010
Application date： Jul. 16, 1999
Publication date： Feb. 09, 2001
Summary：

【要約】【課題】製造工程を簡略化し、平坦化の容易な半導体装置の製造方法を提供することを目的とする。【解決手段】半導体素子を有する半導体基板1上に形成された層間膜のうち、第二の層間膜7内にキャパシタの下部電極11及び第一の配線10を一度に形成する工程と、第3の層間膜8及び第四の層間膜9内に、前記キャパシタの上部電極15の溝及び第二の配線13の溝を一度に形成する工程と、キャパシタの上部電極15の溝に絶縁膜14を形成し、第二の配線13の溝と絶縁膜14の形成されたキャパシタの上部電極15の溝に、キャパシタの上部電極15と第二の配線13を一度に形成する工程を有することを特徴とする。

Claim (excerpt)：

半導体素子の形成された基板上に2つ以上の層間膜を有する半導体装置の製造方法において、前記2つ以上の層間膜のうち、隣接する層間膜の下部層間膜内にキャパシタの下部電極及び下部配線を一度に形成する工程と、前記2つ以上の層間膜のうち、隣接する層間膜の上部層間膜内に前記キャパシタの上部電極及び上部配線を一度に形成する工程と、を有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 27/04 ,  H01L 21/822 ,  H01L 27/108 ,  H01L 21/8242

FI (2)：

H01L 27/04 C ,  H01L 27/10 621 Z

F-Term (15)：

5F038AC05 ,  5F038AC15 ,  5F038AC18 ,  5F038EZ11 ,  5F038EZ14 ,  5F038EZ15 ,  5F038EZ20 ,  5F083GA28 ,  5F083GA30 ,  5F083JA19 ,  5F083MA05 ,  5F083MA06 ,  5F083MA19 ,  5F083PR39 ,  5F083PR40