Pat

J-GLOBAL ID：200903082511045730

半導体装置の製造方法

Inventor： 加藤 真理子
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 内原 晋
Gazette classification：公開公報
Application number (International application number)：1991279393
Publication number (International publication number)：1993121403
Application date： Oct. 25, 1991
Publication date： May. 18, 1993
Summary：

【要約】【目的】半導体基板に配線用の金属メッキを行う際の基板面内におけるメッキ膜厚の均一性の向上を図る。【構成】半導体基板1の表面全体に、TiW膜2とAu膜3を被着した後、基板の最外周部からの電流もれを防止するために、フォトレジスト膜4をマスクとして半導体基板1の最外周部のTiW膜2とAu膜3を除去する。このフォトレジスト膜4を剥離除去した後、メッキを行う際のマスクとなるフォトレジスト膜14を形成し金メッキ膜5を形成する。

Claim (excerpt)：

素子が形成された半導体基板上の周辺部を除く部分に第1の金属膜および第2の金属膜を順次積層する工程と、この第2の金属膜上にフォトレジスト膜を形成したのちパターニングし所望の形状に開口部を形成する工程と、電解メッキ法により前記第2の金属膜上のフォトレジスト膜の開口部に配線用の金属メッキ膜を形成する工程とを含むこと特徴とする半導体装置の製造方法。

IPC (6)：

H01L 21/3205 ,  C23C 14/02 ,  H01L 21/203 ,  H01L 21/28 301 ,  H01L 21/288 ,  H01L 21/306