Pat

J-GLOBAL ID：200903082549175718

半導体集積回路装置およびその製造方法

Inventor： 一瀬 勝彦 ,  三谷 真一郎 ,  大塚 文雄
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：1993029509
Publication number (International publication number)：1994244196
Application date： Feb. 19, 1993
Publication date： Sep. 02, 1994
Summary：

【要約】【目的】 電流駆動能力の向上した短チャネルMISFETを提供する。【構成】 nチャネル型MISFETQnのポケット領域8Aをn+ 型半導体領域7よりも浅く形成し、pチャネル型MISFETQpのポケット領域8Bをp+ 型半導体領域15よりも浅く形成することにより、ポケット領域の不純物がゲート電極の下部に拡散するのを抑制すると共に、ポケット領域8A、8Bを設けたことによる接合容量の増加を防止する。

Claim (excerpt)：

ソース領域およびドレイン領域を低不純物濃度の第1導電型半導体領域と高不純物濃度の第1導電型半導体領域とで構成したLDD構造のMISFETを有する半導体集積回路装置であって、前記高不純物濃度の第1導電型半導体領域よりも浅い位置に、第2導電型の半導体基板よりも高不純物濃度の第2導電型半導体領域を設けたことを特徴とする半導体集積回路装置。

IPC (3)：

H01L 21/336 ,  H01L 29/784 ,  H01L 27/092

FI (2)：

H01L 29/78 301 L ,  H01L 27/08 321 E