Pat

J-GLOBAL ID：200903082554867954

半導体装置の素子分離用トレンチ構造

Inventor： 松本 光市
Applicant, Patent owner： ソニー株式会社
Gazette classification：公開公報
Application number (International application number)：1998011575
Publication number (International publication number)：1999214497
Application date： Jan. 23, 1998
Publication date： Aug. 06, 1999
Summary：

【要約】【課題】 コンタクトと素子分離領域との間の位置合わせずれによるソ-ス/ドレイン拡散層と基板(ウェル)との短絡を起こさず、安定した動作の半導体装置が得られる半導体装置の素子分離用トレンチ構造を提供する。【解決手段】 素子11,12,15が形成された基板1上に絶縁膜13が積層され、この基板の各素子間に設けた溝20の内壁に、絶縁膜13に対するエッチングストッパ用のサイドウォ-ル8aを形成し、この溝20内を絶縁材9で充填する。サイドウォ-ル8aの存在によりコンタクトホ-ルの位置合わせずれがあってもコンタクトホール14は溝20の底部まで達することはなく、ソ-ス/ドレイン拡散層15と基板(ウェル)との短絡を防止することができる。

Claim (excerpt)：

複数の素子が形成された基板上に絶縁膜が積層され、この基板の各素子間に設けた溝の内壁に、前記絶縁膜に対するエッチングストッパ用のサイドウォ-ルを形成し、この溝内を絶縁材で充填したことを特徴とする半導体装置の素子分離用トレンチ構造。