Pat

J-GLOBAL ID：200903082624141735

半導体パッケージの製造方法及び半導体パッケージ

Inventor： 岸野 光寿
Applicant, Patent owner： 松下電工株式会社
Agent (1)： 佐藤 成示 (外1名)
Gazette classification：公開公報
Application number (International application number)：1996314936
Publication number (International publication number)：1998154766
Application date： Nov. 26, 1996
Publication date： Jun. 09, 1998
Summary：

【要約】【課題】 BGA型半導体パッケージ及びBGA半導体パッケージの製造方法において、配線基板の形成されたボールパットランドに半田ボールを正確に配置し、配線基板と半田ボールとの接着強度を向上を図ることである。【解決手段】 本発明の半導体パッケージの製造方法は、配線基板の下面に、他の外部回路に直接表面実装できるように略マトリックス状に半田ボールが実装されたボールグリットアレイ型半導体パッケージの製造方法において、配線基板の下面に他の外部回路に直接表面実装するための終端となるボールパットランド及び回路パターンを形成し、上記ボールパットランドの半田ボールが実装される位置に金型成形により凹部を形成し、前記凹部より構成される半田ボールの実装部が露出するようにレジストを塗布し、さらに、前記半田ボールの実装部にAu-Niメッキを施した後、半田ボールを実装することを特徴とする。

Claim (excerpt)：

配線基板の下面に、他の外部回路に直接表面実装できるように略マトリックス状に半田ボールが実装されたボールグリットアレイ型半導体パッケージの製造方法において、配線基板の下面に他の外部回路に直接表面実装するための終端となるボールパットランド及び回路パターンを形成し、上記ボールパットランドの半田ボールが実装される位置に金型成形により凹部を形成し、前記凹部より構成される半田ボールの実装部が露出するようにレジストを塗布し、さらに、前記半田ボールの実装部にAu-Niメッキを施した後、半田ボールを実装することを特徴とする半導体パッケージの製造方法。

IPC (3)：

H01L 23/12 ,  H01L 21/60 311 ,  H05K 3/24

FI (3)：

H01L 23/12 F ,  H01L 21/60 311 S ,  H05K 3/24 B