Pat
J-GLOBAL ID：200903082654276767
半導体記憶素子
Inventor：
Applicant, Patent owner：
Agent (1)：
内原 晋
Gazette classification：公開公報
Application number (International application number)：1991157315
Publication number (International publication number)：1993006657
Application date： Jun. 28, 1991
Publication date： Jan. 14, 1993
Summary：
【要約】【構成】共通入力を有する複数個のアドレスレジスタ1,2と、1ケからなるライトデータレジスタ3とアドレスレジスタ1,2の各々に対応してメモリアレイ4,5があり、またライトデータレジスタ3の出力は共通にメモリアレイ4,5に送られており、メモリアレイ4,5は独立に動作できるように制御端子を設け、同一基板上に収容する。【効果】半導体記憶素子の大容量化に伴う、多ビット構成,多バンク構成にあたり、端子数の削減,サイクルタイムの向上ができる。
Claim (excerpt)：
共通入力を有する複数個のアドレスレジスタと、1ケからなるライトデータレジスタと複数個のアドレスレジスタの各々に対応してメモリアレイがあり、また前記ライトデータレジスタの出力は共通に前記複数個からなるメモリアレイに送られており、前記複数個のメモリアレイは独立に動作できるように制御端子を設け、同一基板上に収容したことを特徴とする半導体記憶素子。
IPC (2)：
FI (2)：
G11C 11/34 362 C
, G11C 11/34 301 E
