Pat
J-GLOBAL ID：200903082743185716
半導体集積回路製造方法
Inventor：
,
,
Applicant, Patent owner：
Agent (1)：
三俣 弘文
Gazette classification：公開公報
Application number (International application number)：1992158907
Publication number (International publication number)：1994252044
Application date： May. 27, 1992
Publication date： Sep. 09, 1994
Summary：
【要約】 (修正有)【目的】 半導体集積回路製造方法において、エッチングやイオン打ち込みのような後続の処理ステップによって、基板に転写されるパターン寸法に変化をもたらすことのないレジストの形成方法を提供する。【構成】 特徴物3を有する基板1を製造するステップと、基板1と特徴物3を、後続のステップにおいて使用される光線に対し吸光度の高い平面化ARC層5によって被覆するステップと、平面化ARC層5をレジスト7で被覆するステップと、レジスト7の選択された部分を露光させることにより、レジスト7内に少なくとも二つの特徴物9、11を形成するステップと、基板1の選択された部分を露出させる為、レジスト7と平面化ARC層5を異方性エッチングするステップとからなる。
Claim (excerpt)：
特徴物(3)を有する基板(1)を製造するステップと、前記基板(1)と特徴物(3)を、後続のステップにおいて使用される光線に対し吸光度の高い平面化ARC層(5)によって被覆するステップと、前記平面化ARC層(5)をレジスト(7)で被覆するステップと、前記レジスト(7)の選択された部分を露光させることにより、前記レジスト(7)内に少なくとも二つの特徴物(9、11)を形成するステップと、前記基板(1)の選択された部分を露出させる為に、前記レジスト(7)と前記平面化ARC層(5)を異方性エッチングするステップとからなことを特徴とする半導体集積回路製造方法。
FI (3)：
H01L 21/30 361 S
, H01L 21/30 361 T
, H01L 21/30 361 X
