Pat
J-GLOBAL ID：200903082789415813
半導体装置及びその製造方法
Inventor：
,
Applicant, Patent owner：
Agent (1)：
高田 守
Gazette classification：公開公報
Application number (International application number)：1992193986
Publication number (International publication number)：1994045612
Application date： Jul. 21, 1992
Publication date： Feb. 18, 1994
Summary：
【要約】【目的】 素子耐圧の向上を図った半導体装置及びその製造方法を得る。【構成】 複数のトレンチ分離層10により、絶縁分離されて複数のPウェル領域4及びPウェル領域41が形成される。これらのトレンチ分離層10は所定間隔で規則性よく形成され、その形成深さも同一レベルに設定される。このとき、最外のトレンチ分離層10Aの外部に分離形成された最外のPウェル領域41の形成深さをトレンチ分離層10の形成深さと同じにすることにより、最外Pウェル領域41以外のPウェル領域であるPウェル領域4の形成深さより深く設定する。【効果】 最外のトレンチ構造の分離層のボトムエッジに生じる電界集中が緩和され、素子耐圧の向上が図れる。
Claim (excerpt)：
一方主面と他方主面とを有する第1の導電型の第1の半導体層と、前記第1の半導体層の一方主面上に形成された第2の導電型の第2の半導体層と、各々が前記第2の半導体層を貫通して選択的に形成された、形成深さが同一である配列状の複数の分離層とを備え、前記複数の分離層により、前記第2の半導体層は複数の分割半導体領域に絶縁分離され、前記複数の分割半導体領域のうち最も外側に位置する最外分割半導体領域の形成深さが、他の分割半導体領域の形成深さより深いことを特徴とする半導体装置。
FI (2)：
H01L 29/78 321 K
, H01L 29/78 321 W
