Pat
J-GLOBAL ID：200903082801087436
不揮発性半導体記憶装置の製造方法
Inventor：
Applicant, Patent owner：
Agent (1)：
佐藤 隆久
Gazette classification：公開公報
Application number (International application number)：1992025758
Publication number (International publication number)：1993190811
Application date： Jan. 16, 1992
Publication date： Jul. 30, 1993
Summary：
【要約】【目的】 周辺MOSトランジスタを損傷させず,上部電極層であるコントロールゲートの損傷がないEPROMを製造する方法を提供する。【構成】 メモリセルMOSトランジスタ領域20のコントロールゲート部21をエッチングして形成する際,周辺MOSトランジスタ領域10をチタン膜25で被覆して保護膜とする。さらにこのチタン膜25シリサイド化したチタンシリサイド膜67A,65,67Bを保護膜としてフローティングゲート部27をエッチングする。チタン膜25およびチタンシリサイド膜67A,67B,65は選択比が大きく,周辺MOSトランジスタ領域10を損傷させない。チタン膜25に代えてタングステン膜125を用いることができる。
Claim (excerpt)：
2層の電極層を有するメモリセルと,該2層の電極層のいずれか1層と共通する層のゲート電極層を有する周辺トランジスタとが同一半導体基板に形成される不揮発性半導体記憶装置の製造方法において,少なくとも,上記メモリセルの上部の電極層を形成時,上記周辺トランジスタ部をチタン膜またはチタンシリサイド膜で被覆することを特徴とする不揮発性半導体記憶装置の製造方法。
IPC (4)：
H01L 27/115
, G11C 11/412
, H01L 29/788
, H01L 29/792
H01L 27/10 434
, G11C 11/40 301
, H01L 29/78 371
