Pat

J-GLOBAL ID：200903082807829884

対数変換回路

Inventor： 小山 幹雄 ,  新井 正
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1992205486
Publication number (International publication number)：1994090127
Application date： Jul. 31, 1992
Publication date： Mar. 29, 1994
Summary：

【要約】【目的】 消費電力を増大させることなく、動作範囲を拡大させた対数変換回路を提供することを目的とする。【構成】 ベースが入力端子11,12に接続され、コレクタが電源Vccに接続された第1、第2のトランジスタQ1,Q2と、コレクタがトランジスタQ1,Q2のエミッタにそれぞれ接続され、エミッタが互いに結合されると共に接地電位点GNDに接続された第3、第4のトランジスタQ3,Q3と、トランジスタQ3,Q4のコレクタの間に接続されたインピーダンス素子REと、トランジスタQ1,Q2のコレクタからトランジスタQ3,Q4のベースにそれぞれ信号を伝達するためのレベルシフト回路LS1,LS2とを有し、入力端子11,12に入力された信号を対数変換した信号をトランジスタQ3,Q4のベース・エミッタ間電圧として出力端子13,14から取り出すようにした対数変換回路。

Claim (excerpt)：

ベースが第1および第2の入力端子にそれぞれ接続され、コレクタが負荷を介して第1の電源端に接続された第1および2のトランジスタと、コレクタが前記第1および第2のトランジスタのエミッタにそれぞれ接続され、エミッタが互いに結合されると共に第2の電源端に接続された第3および第4のトランジスタと、前記第1のトランジスタのエミッタおよび第3のトランジスタのコレクタと前記第2のトランジスタのエミッタおよび第4のトランジスタのコレクタとの間に接続されたインピーダンス素子と、前記第1および第2のトランジスタのコレクタから前記第3および第4のトランジスタのベースに帰還を施す第1および第2の帰還手段と、前記第3および第4のトランジスタのそれぞれベース・エミッタ間電圧に応じた出力信号を取り出す出力手段とを備えたことを特徴とする対数変換回路。

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭61-096810
  
• 特開昭63-142910
  
• 特公昭62-054242