Pat

J-GLOBAL ID：200903082838310585

半導体記憶装置およびその製造方法

Inventor： 荻原 秀俊
Applicant, Patent owner： 沖電気工業株式会社
Agent (1)： 船橋 國則
Gazette classification：公開公報
Application number (International application number)：1995211518
Publication number (International publication number)：1997064296
Application date： Aug. 21, 1995
Publication date： Mar. 07, 1997
Summary：

【要約】【課題】 従来のキャパシタは、その電極表面が平滑状なので、少ないレイアウト面積で十分な容量を確保することが難しく、また製造工程において、電極に微細な開口部を形成するため、電極を段差部上に形成することが困難であった。【解決手段】 第1電極21と第2電極23との間に誘電体層22を挟んで形成されるもので、第1電極21は箱型状に形成されかつこの第1電極21の表面およびその裏面は凹凸状に形成されているものである。この第1電極21は、シリコン基板11上に表面および裏面が凹凸状を成す第1導電層を形成し、その上にパターン形成膜を成膜した後それをパターニングして犠牲パターンを形成する。続いて表面および裏面が凹凸状を成しかつ表面と裏面とに通じる孔を有する第2導電層を犠牲パターンを覆う状態に形成した後、その孔より犠牲パターンを除去することにより形成する。

Claim (excerpt)：

第1電極と第2電極との間に誘電体層を挟んで形成される半導体記憶装置において、前記第1電極は箱型状に形成されかつ該第1電極の表面およびその裏面は凹凸状に形成されていることを特徴とする半導体記憶装置。

IPC (3)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/265

FI (5)：

H01L 27/10 621 Z ,  H01L 21/265 P ,  H01L 21/265 A ,  H01L 21/265 Q ,  H01L 27/10 621 A