Pat

J-GLOBAL ID：200903082871355446

III -V族半導体ウエ-ハ及びその加工方法

Inventor： 西浦 隆幸
Applicant, Patent owner： 住友電気工業株式会社
Agent (1)： 川瀬 茂樹
Gazette classification：公開公報
Application number (International application number)：1994124159
Publication number (International publication number)：1995307316
Application date： May. 12, 1994
Publication date： Nov. 21, 1995
Summary：

【要約】【目的】 III -V族半導体ウエ-ハの側面に付けられ結晶方位を示すオリエンテ-ションフラットが、真の劈開面からずれていると、製造工程で不良品が発生しやすいし、製造されたレ-ザ素子も性能が悪い。従来は劈開面からの許容誤差が0.5°とされていた。この公差は大きすぎるということがわかった。適性な公差を与えることが目的である。【構成】 本発明のIII -V族半導体ウエ-ハは、側面に付けるオリエンテ-ションフラットが、劈開面から0.02°の範囲にあるようにしている。こうすることにより、製造歩留まりが向上する。また製品は、最小発振電流(閾値電流)が低くなり、電流/光変換効率も高揚する高性能のレ-ザ半導体を得ることができる。

Claim (excerpt)：

III -V族化合物半導体の(100)面を持つ円形ウエ-ハで、方位を示すために側周に付けられた2つのオリエンテ-ションフラットが、(0±1±1)面に対する周方向の誤差が±0.02°以内であり、機械加工によって形成されていることを特徴とするIII -V族半導体ウエ-ハ。

IPC (8)：

H01L 21/304 311 ,  H01L 21/304 331 ,  C30B 19/00 ,  C30B 29/40 ,  C30B 33/00 ,  H01L 21/368 ,  H01L 21/68 ,  H01S 3/18

Patent cited by the Patent：

Cited by examiner (3)

• 特開昭62-188325
  
• 特開平2-076226
  
• 特開平4-113619