Pat

J-GLOBAL ID：200903083003121702

SiC基板上に形成されたGaN膜に対するリフトオフプロセスおよびその方法により作製されたデバイス

Inventor： 中村 修二 ,  スティーブン デンバース
Applicant, Patent owner： クリー インコーポレイテッド
Agent (2)： 谷 義一 ,  阿部 和夫
Gazette classification：公表公報
Application number (International application number)：2007511360
Publication number (International publication number)：2007536732
Application date： Mar. 22, 2005
Publication date： Dec. 13, 2007
Summary：

本発明による、高光抽出光素子を作製する方法の一実施形態は、基板の上にリフトオフ層を成長するステップと、リフトオフ層の上にエピタキシャル半導体デバイス構造を成長し、リフトオフ層がデバイス構造と基板との間に挟まれるステップとを含む。エピタキシャル半導体構造は、バイアスに応答して発光するように適合されたエミッタを備える。デバイス構造、リフトオフ層、および基板は、サブマウントにフリップチップ方式で取り付けられ、エピタキシャル半導体デバイス構造は、サブマウントとリフトオフ層との間に挟まれる。リフトオフ層が除去され、基板がデバイス構造から分離される。光化学エッチングやレーザ光によるリフトオフ層の照射による除去などの、様々な除去方法を用いることができる。

Claim (excerpt)：

高光抽出光素子の作製方法であって、 基板上にリフトオフ層を成長するステップと、 前記リフトオフ層の上にエピタキシャル半導体デバイス構造を成長して、前記リフトオフ層が前記デバイス構造と基板との間に挟まれるステップであって、前記エピタキシャル半導体構造は、バイアスに応答して発光するように適合されたエミッタを備えるステップと、 前記デバイス構造、リフトオフ層、および基板をフリップチップ方式でサブマウントの上に取り付け、前記エピタキシャル半導体デバイス構造が前記サブマウントと前記リフトオフ層との間に挟まれるステップと、 前記リフトオフ層を除去し、前記基板を前記デバイス構造から分離するステップと を含むことを特徴とする方法。

IPC (2)：

H01L 33/00 ,  H01L 21/205

FI (2)：

H01L33/00 C ,  H01L21/205

F-Term (15)：

5F041AA03 ,  5F041CA40 ,  5F041CA65 ,  5F041CA66 ,  5F041CA74 ,  5F041CA77 ,  5F041CB36 ,  5F045AA04 ,  5F045AA05 ,  5F045AB17 ,  5F045AB18 ,  5F045AF02 ,  5F045BB16 ,  5F045CA10 ,  5F045CA11

Patent cited by the Patent：

Cited by applicant (4)

• 米国特許第6071795号明細書
  
• 米国特許第Re34861号明細書
  
• 米国特許第4946547号明細書
  
• 米国特許第5200022号明細書