Pat

J-GLOBAL ID：200903083036604520

半導体集積回路装置の製造方法

Inventor： 鳥居 克裕 ,  藤原 剛 ,  丸山 裕之
Applicant, Patent owner： 株式会社日立製作所
Agent (1)： 筒井 大和
Gazette classification：公開公報
Application number (International application number)：2000214991
Publication number (International publication number)：2002033386
Application date： Jul. 14, 2000
Publication date： Jan. 31, 2002
Summary：

【要約】【課題】 層間絶縁膜全体の膜応力を低くすることにより、ウエハの反りを低減することができる技術を提供する。【解決手段】第3層配線M3と第4層配線M4との層間絶縁膜TH4を、CVD法により形成されたTEOS膜TH4a、TEOS膜TH4a上にSOG膜を塗布し、熱処理を施すことにより形成されたSOG膜TH4bおよびこのSOG膜TH4b上に形成されたTEOS膜TH4cの積層構造膜とする。これらの膜を積層することにより各膜の膜応力が相殺され、ウエハの反りを低減することができる。

Claim (excerpt)：

(a)半導体基板上に形成された第1の絶縁膜上に第1の配線を形成する工程と、(b)前記第1の配線上に第2の絶縁膜を形成する工程と、(c)前記第2の絶縁膜上に前記第2の絶縁膜の膜応力を緩和させる第3の絶縁膜を形成する工程と、(d)前記第3の絶縁膜上に第2の配線を形成する工程と、を有することを特徴とする半導体集積回路装置の製造方法。

IPC (3)：

H01L 21/768 ,  C23C 16/40 ,  H01L 21/316

FI (3)：

C23C 16/40 ,  H01L 21/316 X ,  H01L 21/90 M

F-Term (56)：

4K030AA06 ,  4K030AA09 ,  4K030BA29 ,  4K030BA40 ,  4K030BA44 ,  4K030BB03 ,  4K030BB12 ,  4K030CA04 ,  4K030DA08 ,  4K030HA02 ,  4K030LA02 ,  4K030LA15 ,  5F033HH04 ,  5F033HH08 ,  5F033HH11 ,  5F033HH19 ,  5F033HH33 ,  5F033HH34 ,  5F033JJ19 ,  5F033KK01 ,  5F033KK08 ,  5F033KK11 ,  5F033KK33 ,  5F033LL04 ,  5F033MM01 ,  5F033MM08 ,  5F033MM13 ,  5F033PP09 ,  5F033PP15 ,  5F033PP27 ,  5F033QQ08 ,  5F033QQ09 ,  5F033QQ10 ,  5F033QQ28 ,  5F033QQ37 ,  5F033QQ48 ,  5F033RR04 ,  5F033RR06 ,  5F033RR09 ,  5F033SS04 ,  5F033SS11 ,  5F033SS15 ,  5F033SS22 ,  5F033TT02 ,  5F033TT08 ,  5F033XX19 ,  5F058BA20 ,  5F058BD02 ,  5F058BD04 ,  5F058BD07 ,  5F058BF07 ,  5F058BF25 ,  5F058BF46 ,  5F058BH01 ,  5F058BH20 ,  5F058BJ02