Pat
J-GLOBAL ID：200903083062817109

半導体装置の製造方法

Inventor：
矢野 博之

About 矢野 博之

, 
奥村 勝弥

About 奥村 勝弥


Applicant, Patent owner：
株式会社東芝

About 株式会社東芝


Agent (1)： 鈴江 武彦 (外6名)
Gazette classification：公開公報
Application number (International application number)：1998025718
Publication number (International publication number)：1998261705
Application date： Feb. 06, 1998
Publication date： Sep. 29, 1998
Summary：
【要約】【課題】 トレンチ内に充填される埋め込み材料の基板表面に対する高さを正確に制御することが困難であった。【解決手段】 半導体基板11のトレンチ14、 15内にはシリコン酸化物16a、 16bが堆積される。トレンチ内のシリコン酸化物の高さはトレンチの深さより高く、シリコン窒化膜12の表面の高さより低く設定される。シリコン窒化膜上のシリコン酸化物はトレンチ内のシリコン酸化物のみをポリシリコン膜17によって覆った状態で除去され、シリコン酸化物16a、 16b上のポリシリコン膜17はその後除去される。シリコン酸化物16a、 16bの高さはシリコン窒化膜12の膜厚に依存しないため、シリコン酸化物の高さを正確に制御できる。
Claim (excerpt)：
半導体基板上に膜を形成する工程と、前記膜を通して前記半導体基板内にトレンチを形成する工程と、前記トレンチの内部、及び前記膜上に絶縁物を堆積する工程と、前記トレンチ内の絶縁物上、及び前記トレンチのエッジ領域に露出する分離膜上に耐エッチング膜を形成する工程と、前記膜上にある前記絶縁物を選択的に除去する工程と、前記トレンチ内の絶縁物上に残っている前記耐エッチング膜を選択的に除去する工程とを具備することを特徴とする半導体装置の製造方法。
IPC (3)：
H01L 21/76 ,  H01L 27/108 ,  H01L 21/8242
FI (2)：
H01L 21/76 L ,  H01L 27/10 681 D
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM