Pat

J-GLOBAL ID：200903083126499173

半導体装置の製造方法

Inventor： 田口 充 ,  長谷川 利昭
Applicant, Patent owner： ソニー株式会社
Agent (1)： 杉浦 正知
Gazette classification：公開公報
Application number (International application number)：1996293380
Publication number (International publication number)：1998125783
Application date： Oct. 15, 1996
Publication date： May. 15, 1998
Summary：

【要約】【課題】 有機材料からなる層間絶縁膜に、この層間絶縁膜を破壊することなく埋め込み配線を形成することができる半導体装置の製造方法を提供する。【解決手段】 Si基板1上に層間絶縁膜2を介して形成された下層Al合金配線3を覆うように、フルオロカーボンポリマー、フッ化ポリアリルエーテル、フッ化ポリイミド、ポリパラキシリレンなどの低誘電率の有機材料からなる層間絶縁膜4を成膜する。次に、この層間絶縁膜4に接続孔5および配線溝6を形成した後、Si基板1の全面にTiN/Ti膜7および上層Al合金膜8を順次成膜する。次に、例えば420°Cで高圧リフロー法により上層Al合金膜8をリフローさせて接続孔5および配線溝6の内部を埋め込む。この後、接続孔5および配線溝6以外の部分の不要なTiN/Ti膜7および上層Al合金膜8を研磨により除去し、接続孔5および配線溝6に埋め込まれ、下層Al合金配線3にコンタクトした溝配線を形成する。

Claim (excerpt)：

有機材料からなる層間絶縁膜に埋め込み配線を形成するようにした半導体装置の製造方法において、高圧リフロー法を用いて上記埋め込み配線を形成するようにしたことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/768 ,  H01L 21/304 321 ,  H01L 21/316

FI (4)：

H01L 21/90 B ,  H01L 21/304 321 S ,  H01L 21/316 P ,  H01L 21/90 S