Pat

J-GLOBAL ID：200903083160562674

半導体装置およびその製造方法

Inventor： 浅田 仁志
Applicant, Patent owner： 富士通株式会社
Agent (1)： 中島 洋治 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992226950
Publication number (International publication number)：1994077479
Application date： Aug. 26, 1992
Publication date： Mar. 18, 1994
Summary：

【要約】【目的】 スタックトソースドレイン(SSD)構造のMOSFETに関し,大面積S/D拡散層上に形成される導電膜,および小面積S/D拡散層上に形成される導電膜を同じ膜厚にできるようにして,両者の不純物濃度プロファイルを同じにすると共に,段差を無くす。【構成】 半導体基板11上に,ゲート電極13を形成する。S/D拡散層14を形成する。全面に絶縁膜16を形成し,パターニングして,サイドウォール15の形成と同時に,大面積S/D拡散層14c上に,この大面積S/D拡散層14cの面積を,小面積S/D拡散層14a,14bの面積とほぼ同じ面積の複数部分に分割する絶縁膜パターン16a,16b,16cを形成する。絶縁膜パターン16によって分割された大面積S/D拡散層14c上,および小面積S/D拡散層14a,14b上に,選択的に導電膜17を形成する。

Claim (excerpt)：

半導体基板中に形成されたソース/ドレイン拡散層上に選択的に導電膜が形成された,スタックトソースドレイン構造のMOS型電界効果トランジスタであって,大面積ソース/ドレイン拡散層上に,この大面積ソース/ドレイン拡散層の面積を,小面積ソース/ドレイン拡散層の面積とほぼ同じ面積の複数部分に分割する絶縁膜パターンが形成されており,該絶縁膜パターンによって分割された大面積ソース/ドレイン拡散層上,および小面積ソース/ドレイン拡散層上に,選択的に導電膜が形成されていることを特徴とする半導体装置。