Pat
J-GLOBAL ID:200903083167459909
半導体装置の製造方法
Inventor:
,
,
Applicant, Patent owner:
Gazette classification:公開公報
Application number (International application number):1999348300
Publication number (International publication number):2001223216
Application date: Dec. 08, 1999
Publication date: Aug. 17, 2001
Summary:
【要約】 (修正有)【課題】 半導体装置を製造する際の配線等の回路を研磨によって形成する工程において、ディッシングを効果的に防止しつつ平坦性の高い回路面を効率良く短時間で作製する半導体装置の製造方法を提供する。【解決手段】 半導体基板上に配線形成用の凹部Aを設けた絶縁膜2が積層され、該凹部を含む絶縁膜表面にバリア膜3を介して金属膜が積層された積層体を構成し、該積層体の金属膜4を、高速で、バリア膜上に金属膜の一部が層状に残存するように研磨を行う一次研磨工程を実施後、金属膜の研磨速度が遅く、バリア膜/金属膜及び金属膜/絶縁膜の研磨速度比が0.5以上の研磨剤を用い、残存する金属膜4及びバリア膜2と金属膜との同時研磨を行う二次研磨工程を実施する。
Claim (excerpt):
半導体基板上に配線形成用の凹部を設けた絶縁膜が積層され、該凹部を含む絶縁膜表面にバリア膜を介して金属膜が積層された積層体を構成し、該積層体を金属膜、バリア膜の順に研磨して上記凹部に残存する金属膜により配線が形成された半導体装置を製造する方法において、(1)金属膜を、その研磨速度が3000オングストローム/分以上の研磨剤を用いて、上記凹部以外に存在するバリア膜上に金属膜の一部が層状に残存するように研磨を行う一次研磨工程、及び(2)金属膜の研磨速度が3000オングストローム/分未満、バリア膜/金属膜の研磨速度比が0.5以上で、且つ金属膜/絶縁膜の研磨速度比が0.5以上の研磨剤を用い、前記バリア膜上に残存する金属膜の研磨及びバリア膜と金属膜との同時研磨を行う二次研磨工程よりなることを特徴とする半導体装置の製造方法。
IPC (3):
H01L 21/3205
, H01L 21/28 301
, H01L 21/304 622
FI (4):
H01L 21/28 301 R
, H01L 21/304 622 D
, H01L 21/88 K
, H01L 21/88 R
F-Term (16):
4M104BB32
, 4M104CC01
, 4M104DD06
, 4M104DD64
, 4M104DD75
, 4M104FF18
, 4M104FF22
, 5F033HH11
, 5F033HH32
, 5F033JJ01
, 5F033MM01
, 5F033MM12
, 5F033MM13
, 5F033QQ37
, 5F033QQ50
, 5F033RR04
Return to Previous Page