Pat

J-GLOBAL ID：200903083171161353

薄膜SOI装置

Inventor： スティーブン マーチャント
Applicant, Patent owner： エヌ・ベー・フィリップス・フルーイランペンファブリケン
Agent (1)： 杉村 暁秀 (外5名)
Gazette classification：公開公報
Application number (International application number)：1992337036
Publication number (International publication number)：1993259456
Application date： Dec. 17, 1992
Publication date： Oct. 08, 1993
Summary：

【要約】 (修正有)【目的】 外部電界から生じる問題を受けず、且つ高耐圧で低いオン抵抗を有するSOI装置を提供することを目的とする。【構成】 本発明はSOI型の高電圧薄膜トランジスタを作るための構造と方法との改善を伴っている。特に、本発明は、外部電界からドリフト領域を遮蔽し且つオン状態抵抗を低減するように、ゲート電極7が線型なドーピング形態4上に延在して形成されている、この改善された構造を作るための構造と技術とを述べている。

Claim (excerpt)：

埋め込み酸化物層と、前記埋め込み酸化物層上の横方向に実質的に線型なドーピング領域を有する珪素の薄層と、前記珪素の薄層上の上部酸化物層と、前記薄層の一端におけるゲート領域と、前記薄層の対向端におけるドレイン領域、及び前記ゲート領域から横方向に分離されたソース領域を具えている薄膜SOI装置において、前記ゲート領域がゲート電極を含んでおり且つ電界板が前記横方向に線型なドーピング領域上に前記ゲート領域から延在していることを特徴とする薄膜SOI装置。

IPC (2)：

H01L 29/784 ,  H01L 21/336

FI (3)：

H01L 29/78 311 G ,  H01L 29/78 311 X ,  H01L 29/78 311 Y

Patent cited by the Patent：

Cited by applicant (3)

• 特開昭63-168051
  
• 特開昭63-133572
  
• 特開昭61-084830
  

Cited by examiner (3)

• 特開昭63-168051
  
• 特開昭63-133572
  
• 特開昭61-084830