Pat
J-GLOBAL ID：200903083211116445

表示制御回路

Inventor：
稲森 良充

About 稲森 良充


Applicant, Patent owner：
シャープ株式会社

About シャープ株式会社


Agent (1)： 原 謙三
Gazette classification：公開公報
Application number (International application number)：1998312302
Publication number (International publication number)：1999212530
Application date： Nov. 02, 1998
Publication date： Aug. 06, 1999
Summary：
【要約】【課題】 デジタルエンコーダを別体としても、同時表示を実現しつつ、簡単な構成で端子数を削減できる表示制御回路を提供する。【解決手段】 表示制御回路21は、液晶表示装置22とテレビジョン信号エンコーダ24とに、それぞれ読出回路32から個別の制御信号を与えるようにし、表示用メモリ31にストアされているRGBデータを、それらで共用可能とする。したがって、データバス30のライン数、すなわち表示制御回路21の端子数を、たとえば、R、G、Bの各色毎に6本の18本とすることができ、それぞれに専用の端子を設ける場合と比べて、RGBデータのための端子数を1/2とすることができる。
Claim (excerpt)：
ノンインターレスのマトリクス表示装置と、デジタルエンコーダを介してインターレスのテレビジョン受像機とに対して同時に同じ画像表示を行う表示制御回路であって、RGBデータを記憶する記憶手段と、上記の記憶手段から上記RGBデータを読み出すと共に、上記マトリクス表示装置および上記デジタルエンコーダの表示に係る第1及び第2制御信号をそれぞれ出力する唯一の読出手段と、上記マトリクス表示装置の走査線本数と、上記テレビジョン受像機の有効走査線本数とが所定関係にある場合、上記読出手段は、上記マトリクス表示装置および上記デジタルエンコーダに対して、上記の記憶手段から読み出した同一のRGBデータを垂直同期信号から所定期間後に出力すると共に上記第1及び第2制御信号をそれぞれ個別に出力することを特徴とする表示制御回路。
IPC (4)：
G09G 5/00 520 ,  G09G 1/16 ,  G09G 3/36 ,  G09G 5/12
FI (4)：
G09G 5/00 520 W ,  G09G 1/16 A ,  G09G 3/36 ,  G09G 5/12
Patent cited by the Patent：
Cited by examiner (3)
  • 表示制御装置
    Gazette classification：公開公報   Application number：特願平6-096667   Applicant：株式会社東芝
  • 特許第802519号
  • 特許第802519号

Return to Previous Page

TOP

BOTTOM