Pat

J-GLOBAL ID：200903083269381106

半導体記憶装置

Inventor： 竹内 健 ,  作井 康司 ,  田中 智晴
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1994219497
Publication number (International publication number)：1996063980
Application date： Aug. 22, 1994
Publication date： Mar. 08, 1996
Summary：

【要約】【目的】 チップ面積を増加させることなく高速なランダムリードを可能とするセルアレイ及びセンスアンプ回路を持つEEPROMを提供すること。【構成】 複数の不揮発性メモリセルを直列接続したNANDセルと、このNANDセルとソース信号線を導通させる第1の選択MOSトランジスタSTSと、NANDセルとビット線を導通させる第2の選択MOSトランジスタと、から構成されるNANDセルユニットがマトリクス状に配置されたメモリセルアレイを有するNANDセル型EEPROMにおいて、ワード線WLを共有する複数のNANDセルユニットから構成されるメモリサブアレイA,B,C内で、第1の選択MOSトランジスタSTSのゲート電極を共有するNANDセルユニットが選択ユニット群を構成し、1つのメモリサブアレイ内で複数の選択ユニット群が存在することを特徴とする。

Claim (excerpt)：

1個又は複数個の不揮発性メモリセルから構成される不揮発性メモリ部と、この不揮発性メモリ部と第1の信号線を導通させる第1の選択MOSトランジスタと、から構成されるメモリセルユニットがマトリクス状に配置されたメモリセルアレイを有する半導体記憶装置において、ワード線を共有する複数のメモリセルユニットから構成されるユニットブロック内で、第1の選択MOSトランジスタのゲート電極を共有するメモリセルユニットが選択ユニット群を構成し、1つのユニットブロック内で複数の選択ユニット群が存在することを特徴とする半導体記憶装置。

IPC (7)：

G11C 16/02 ,  G11C 16/04 ,  G11C 16/06 ,  H01L 27/115 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (4)：

G11C 17/00 307 D ,  G11C 17/00 520 B ,  H01L 27/10 434 ,  H01L 29/78 371