Pat

J-GLOBAL ID：200903083321358312

半導体装置及びその製造方法

Inventor： 甫立 真理 ,  松本 紀久 ,  大形 公士 ,  和田 保 ,  梁井 健一 ,  沖 賢一 ,  三島 康由 ,  竹井 美智子 ,  筧 達也 ,  岡部 正博
Applicant, Patent owner： 富士通株式会社
Agent (1)： 岡本 啓三
Gazette classification：公開公報
Application number (International application number)：1994040114
Publication number (International publication number)：1995249766
Application date： Mar. 10, 1994
Publication date： Sep. 26, 1995
Summary：

【要約】【目的】絶縁ゲート型半導体素子の製作方法に関し、サイドウォールをスループット良く形成することができ、しかも、サイドウォールの幅の制御性を良くすること。【構成】ゲート電極の両側に形成するサイドウォールとして、電着法によるレジストを用いることを含む。

Claim (excerpt)：

半導体層(1)の上に絶縁膜(3)を介してゲート電極(4)を形成する工程と、レジスト含有電着液に前記ゲート電極(4)を浸漬し、かつ前記ゲート電極(4)に電圧を印加することにより、前記ゲート電極(4)の表面にレジスト膜(5)を形成する工程と、前記ゲート電極(4)及び前記レジスト膜(5)をマスクにして前記半導体層(1)に不純物を導入する工程とを有することを特徴とする半導体装置の製造方法。

IPC (4)：

H01L 29/78 ,  H01L 21/336 ,  H01L 21/266 ,  H01L 21/265

FI (3)：

H01L 29/78 301 L ,  H01L 21/265 M ,  H01L 21/265 G