Pat

J-GLOBAL ID：200903083348084427

圧電膜型素子及びその処理方法並びにその駆動方法

Inventor： 武内 幸久 ,  高橋 伸夫 ,  木村 浩二 ,  駒澤 正人
Applicant, Patent owner： 日本碍子株式会社
Agent (1)： 中島 三千雄 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994205331
Publication number (International publication number)：1995131086
Application date： Aug. 30, 1994
Publication date： May. 19, 1995
Summary：

【要約】【目的】 分極処理をしなくても、充分に使用可能なレベルの圧電特性を有し、また分極処理を施す場合にあっても、従来よりも簡素な手法にて充分な圧電特性が得られ、且つその特性も安定している圧電膜型素子を提供し、更には分極処理によって圧電膜型素子の高性能化、高品質化を図る。また、該圧電膜型素子の有効な分極処理方法、更には駆動方法をも提供する。【構成】 薄肉のセラミック基板と、該セラミック基板上に層状に順次設けた下部電極、圧電体膜及び上部電極より構成される膜状の圧電作動部とを備えた圧電膜型素子において、該上部電極を正極として分極処理し、更に駆動電圧を印加したときに得られる変位量(Ya)と、前記下部電極を正極として分極処理し、更に駆動電圧を印加したときに得られる変位量(Yb)との比(Ya/Yb)が、1.05以上となるように構成した。

Claim (excerpt)：

薄肉のセラミック基板と、該セラミック基板上に層状に順次設けた下部電極、圧電体膜及び上部電極より構成される膜状の圧電作動部とを備えた圧電膜型素子にして、該上部電極を正極として分極処理し、更に該上部電極を正極として駆動電圧を印加したときに得られる変位量(Ya)と、かかる上部電極の場合と同様な条件下において、前記下部電極を正極として分極処理し、更に該下部電極を正極として駆動電圧を印加したときに得られる変位量(Yb)との比(Ya/Yb)が、1.05以上であることを特徴とする圧電膜型素子。