Pat

J-GLOBAL ID：200903083380328818

半導体装置の製造方法

Inventor： 山田 義明 ,  鍛冶梁 喜代儀
Applicant, Patent owner： 日本電気株式会社
Agent (1)： 京本 直樹 (外2名)
Gazette classification：公開公報
Application number (International application number)：1992288031
Publication number (International publication number)：1994140372
Application date： Oct. 27, 1992
Publication date： May. 20, 1994
Summary：

【要約】【目的】窒化チタン膜上に成長したタングステンをSF6 等のガスでエッチングする際、窒化チタンの表面に粒状のフッ化チタンが形成されるのを防ぎ、配線の短絡等を防止する。【構成】ビアホール形成後、チタン膜4,窒化チタン膜5をスパッタリング法により、そしてタングステン膜6を化学気相成長法により順次形成する。次にSF6 によりビアホール内以外のタングステン膜6をエッチング除去する。その後、アルゴンガスによりエッチングし、窒化チタン膜5の表面のフッ素を除去する。次いてアルミニウム合金膜7を被着し、パターニングしてアルミニウム配線を形成する。

Claim (excerpt)：

半導体基板上に形成された層間絶縁膜に開口部を形成する工程と、この開口部を含む表面に窒化チタン膜を形成したのち化学気相成長法によりタングステン膜を成長させ開口部を埋める工程と、弗素を含むガスを反応ガスとするエッチング法により前記タングステン膜をエッチングし前記開口部内のみにタングステン膜を残したのち露出した前記窒化チタン膜の表面の弗素を除去する工程とを含むことを特徴とする半導体装置の製造方法。

IPC (3)：

H01L 21/302 ,  H01L 21/28 301 ,  H01L 21/3205

Patent cited by the Patent：

Cited by examiner (3)

• 特開平4-171922
  
• 特開平3-016126
  
• 特開平2-185025