Pat

J-GLOBAL ID：200903083531742549

レジストパターン形成方法

Inventor： 塩原 英志 ,  池田 隆洋 ,  玉置 真希子 ,  高瀬 貴代子
Applicant, Patent owner： 株式会社東芝 ,  東芝マイクロエレクトロニクス株式会社
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1993202278
Publication number (International publication number)：1995057995
Application date： Aug. 16, 1993
Publication date： Mar. 03, 1995
Summary：

【要約】【目的】 化学増幅型レジストと被加工膜の界面付近のレジストパターンプロファイルの異常の発生を防ぎ、簡易な方法で安定して高精度のパターンを得ることのできるレジストパターン形成方法を提供すること。【構成】 シリコン基板11上に被加工膜としての炭素膜12を形成したのち、この炭素膜12上に化学増幅型レジスト膜13を形成し、次いでレジスト膜13を所望パターンにパターン露光し、次いでレジスト膜13をポストエクスポージャベークし、次いでレジスト膜13を現像処理するレジストパターンの形成方法において、炭素膜12を形成した直後で、かつレジスト膜13を形成する前に、塩基性物質を含まない環境下で、炭素膜12を活性な水素を含むガスに曝すことを特徴としている。

Claim (excerpt)：

被処理基板上に被加工膜を形成したのち、この被加工膜を活性な水素を含むガスに曝す工程と、前記被加工膜上に化学増幅型レジスト膜を形成する工程と、前記レジスト膜を所望パターンに露光する工程と、前記レジスト膜を加熱処理する工程と、前記レジスト膜を現像処理する工程とを含むことを特徴とするレジストパターン形成方法。

IPC (5)：

H01L 21/027 ,  G03F 7/004 503 ,  G03F 7/038 ,  G03F 7/039 ,  G03F 7/38 501

FI (3)：

H01L 21/30 563 ,  H01L 21/30 568 ,  H01L 21/30 571