Pat
J-GLOBAL ID:200903083533433918

半導体装置の製造方法

Inventor:
Applicant, Patent owner:
Agent (1): 小池 隆彌
Gazette classification:公開公報
Application number (International application number):1998364154
Publication number (International publication number):2000188325
Application date: Dec. 22, 1998
Publication date: Jul. 04, 2000
Summary:
【要約】【課題】 T型素子分離形状は素子分離幅の設計幅が微細化してくると作成が困難となる。また、素子分離幅0.25μm幅の開口に片側0.1μmの酸化膜サイドウオールを形成すると溝幅は0.05μmとなりエッチング、埋め込みが非常に困難となる。【解決手段】 半導体シリコン基板1表面上に酸化膜2及びシリコン窒化膜3を形成する。次に、素子分離領域となる領域が開口したレジストパターン4を用いて酸化膜2及びシリコン窒化膜3を開口し、半導体シリコン基板1に所定の深さの溝を形成する。次に、全面にアモルファスシリコン膜5を堆積し、該シリコン膜及び上記半導体基板を酸化し、酸化膜2及びシリコン窒化膜の側壁及び溝の内壁に熱酸化膜を形成する。次に、溝にCVD酸化膜を充填する。
Claim (excerpt):
半導体基板上に素子分離領域を形成する工程を有する半導体装置の製造方法において、上記半導体基板表面上に酸化膜及び耐酸化膜を形成する工程と、素子分離領域となる領域が開口したレジストパターンを用いて上記酸化膜及び耐酸化膜を開口し、上記半導体基板に所定の深さの溝を形成する工程と、全面にシリコン膜を堆積し、該シリコン膜及び上記半導体基板を酸化し、上記酸化膜及び上記耐酸化膜の側壁及び上記溝の内壁に熱酸化膜を形成する工程と、上記溝に絶縁物を充填する工程とを有することを特徴とする、半導体装置の製造方法。
IPC (2):
H01L 21/76 ,  H01L 27/08 331
FI (2):
H01L 21/76 L ,  H01L 27/08 331 A
F-Term (21):
5F032AA34 ,  5F032AA40 ,  5F032AA44 ,  5F032AA74 ,  5F032AA77 ,  5F032AA84 ,  5F032CA07 ,  5F032CA17 ,  5F032DA23 ,  5F032DA25 ,  5F032DA30 ,  5F032DA33 ,  5F032DA53 ,  5F048AA01 ,  5F048AC03 ,  5F048BA01 ,  5F048BB05 ,  5F048BG01 ,  5F048BG13 ,  5F048BG14 ,  5F048BG16

Return to Previous Page