Pat
J-GLOBAL ID：200903083592746687
回路基板の製造方法
Inventor：
,
Applicant, Patent owner：
Gazette classification：公開公報
Application number (International application number)：1994164210
Publication number (International publication number)：1996032231
Application date： Jul. 15, 1994
Publication date： Feb. 02, 1996
Summary：
【要約】【目的】比較的小径のスルーホール用貫通孔を有する回路形成用基板を用いる場合でも、高精度で且つ信頼性の高い回路パターンを簡易に形成することが可能な回路基板の製造方法を提供する。【構成】両面に導電層2を有する絶縁基板1に上記導電層と絶縁基板とを貫通するスルーホール用貫通孔3が設けられ、且つ該スルーホール用貫通孔に端面が該導電層とほぼ同一平面となるように導電物質4を充填して導通スルーホールが形成された回路形成用基板の表面にフォトレジスト膜6を電着法により形成した後、該フォトレジスト膜を露光、現像することによりエッチング用レジストパターン7を形成し、その後エッチングを行い配線パターン12を得る。
Claim (excerpt)：
両面に導電層を有する絶縁基板に上記導電層と絶縁基板とを貫通するスルーホール用貫通孔が設けられ、且つ該スルーホール用貫通孔に端面が該導電層とほぼ同一平面となるように導電物質を充填して導通スルーホールが形成された回路形成用基板の表面にフォトレジスト膜を電着法により形成した後、該フォトレジスト膜を露光、現像することによりエッチング用レジストパターンを形成する工程を含むことを特徴とする回路基板の製造方法。
IPC (2)：
Return to Previous Page
