Pat
J-GLOBAL ID：200903083666764615
半導体メモリ
Inventor：
Applicant, Patent owner：
Agent (1)：
若林 忠
Gazette classification：公開公報
Application number (International application number)：1995206094
Publication number (International publication number)：1997055089
Application date： Aug. 11, 1995
Publication date： Feb. 25, 1997
Summary：
【要約】【課題】 バーストモードにおいて高速な書き込み動作を実現する。【解決手段】 バーストの先頭データED0はラッチ信号LP0,LP1により両データラッチ回路5,6にラッチされる。バースト2番目のデータED1は内部アドレス信号IA0にしたがって、ラッチ信号LP1によりデータラッチ回路5にラッチされる。データラッチ回路5,6にラッチされたデータED0,ED1はそれぞれデータバス7,8を通じてライトアンプ9,10によりメモリセルアレイ11に書き込まれる。
Claim (excerpt)：
バースト入力機能を持ち、内部データ処理において、複数のデータラッチ回路を持ち、外部からシリアルに入力されるデータを前記データラッチ回路に格納することによりシリアル-パラレル変換を行うことを特徴とする半導体メモリ。
IPC (2)：
G11C 11/413
, G11C 11/401
G11C 11/34 J
, G11C 11/34 362 C
