Pat

J-GLOBAL ID：200903083760786100

MISトランジスタ

Inventor： 石川 純 ,  佐藤 敏浩 ,  下村 繁雄 ,  輿 博文 ,  早田 浩子
Applicant, Patent owner： 株式会社日立製作所 ,  日立デバイスエンジニアリング株式会社
Agent (1)： 秋田 収喜
Gazette classification：公開公報
Application number (International application number)：1993233756
Publication number (International publication number)：1995094744
Application date： Sep. 20, 1993
Publication date： Apr. 07, 1995
Summary：

【要約】【目的】 占有面積を大きくせずに、ON特性の向上、さらにはOFF時のリーク電流の発生を防止できる。【構成】 半導体基板の表面に形成されたソース領域とドレイン領域との間に、各領域を結ぶ方向の辺をチャネル長とし該辺に交差する方向の辺をチャネル幅とするチャンネル層を形成するためのゲート電極が絶縁膜を介して形成されているMISトランジスタにおいて、前記チャネル層は、そのチャネル幅に沿って複数に分割されている。

Claim (excerpt)：

半導体基板の表面に形成されたソース領域とドレイン領域との間に、各領域を結ぶ方向の辺をチャネル長とし該辺に交差する方向の辺をチャネル幅とするチャンネル層を形成するためのゲート電極が絶縁膜を介して形成されているMISトランジスタにおいて、前記チャネル層は、そのチャネル幅に沿って複数に分割されていることを特徴とするMISトランジスタ。

IPC (3)：

H01L 29/786 ,  G02F 1/133 520 ,  G02F 1/136 500