Pat

J-GLOBAL ID：200903083847413954

半導体装置及びその製造方法

Inventor： 中嶋 一明 ,  赤坂 泰志
Applicant, Patent owner： 株式会社東芝
Agent (1)： 鈴江 武彦
Gazette classification：公開公報
Application number (International application number)：1996060954
Publication number (International publication number)：1997252096
Application date： Mar. 18, 1996
Publication date： Sep. 22, 1997
Summary：

【要約】 (修正有)【課題】半導体装置に用いるキャパシタの容量のバラツキを低減し、またゲート絶縁膜の均一性を向上して半導体装置の高歩留まりと信頼性の向上を図る。【解決手段】上部電極形成後に、電極を通して下地の半導体を酸化することにより、キャパシタ電極の製造工程を簡略化する。すなわち、半導体層13上に高融点金属14を積層して、高融点金属を通して酸化剤を拡散し、界面において下地半導体層のみを選択的に酸化することにより、高融点金属14と半導体層13との間に半導体の薄い酸化膜15を得る。この方法により半導体装置を構成するキャパシタ、又はMOSFETのゲート絶縁膜を形成できる。

Claim (excerpt)：

半導体基板及び半導体層の少くとも一つの上に高融点金属層を堆積する工程と、前記半導体基板及び前記半導体層の少くとも一つの上に堆積した高融点金属層を酸化雰囲気中で熱処理する工程と、前記酸化雰囲気中の熱処理工程において、該雰囲気中の酸素が前記高融点金属層を酸化することなく拡散し、前記半導体基板及び前記半導体層の少くとも一つと前記高融点金属層との界面において、半導体のみを選択的に酸化することにより、前記半導体基板及び前記半導体層の少くとも一つと高融点金属層との界面に、前記半導体の酸化物層を形成する工程とを有することを特徴とする半導体装置の形成方法。

IPC (7)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 27/04 ,  H01L 21/822 ,  H01L 21/8247 ,  H01L 29/788 ,  H01L 29/792

FI (3)：

H01L 27/10 651 ,  H01L 27/04 C ,  H01L 29/78 371