Pat

J-GLOBAL ID：200903083962339202

薄膜半導体装置及び該装置を有する情報処理装置

Inventor： 阿閉 忠司 ,  須川 成利
Applicant, Patent owner： キヤノン株式会社
Agent (1)： 丸島 儀一
Gazette classification：公開公報
Application number (International application number)：1993302887
Publication number (International publication number)：1995162027
Application date： Dec. 02, 1993
Publication date： Jun. 23, 1995
Summary：

【要約】 (修正有)【目的】 ヘテロ接合を用いたアバランシェ効果を利用した光電変換装置などの薄膜半導体装置の性能を改善する。【構成】 非単結晶シリコン膜または非単結晶シリコンゲルマニウム膜とのヘテロ接合界面で生じる光学的禁制帯の不連続段差によるエネルギーを価電子帯側で少なくし、ホールの易動をさまたげないように構成する。具体的には、上記エネルギーを価電子帯側で0.3eV以下とし、かつ、上記ヘテロ接合を形成する半導体薄膜の光学的禁制帯幅を2.8eV以上とする。このような半導体薄膜は、たとえば、シランガスとメタンガスの流量比を30以上とし、成膜速度を0.5Å/秒以下として形成される。このような半導体膜はSi1-xCx:Hで表すことができ、上記ヘテロ接合は少なくともアバランシェ効果を利用した光電変換装置の増倍層103中に形成される。

Claim (excerpt)：

非単結晶シリコン膜または非単結晶シリコンゲルマニウム膜と少なくとも1つ以上の、ヘテロ接合を形成する半導体薄膜を有し、前記非単結晶シリコン膜または前記非単結晶シリコンゲルマニウム膜とのヘテロ接合界面で生じる光学的禁制帯の不連続段差より生じるエネルギーが、価電子帯側で0.3eV以下とされ、かつ、前記半導体薄膜の光学的禁制帯幅が2.8eV以上とされたアバランシェ効果を利用した光電変換素子を有することを特徴とする薄膜半導体装置。

IPC (3)：

H01L 31/107 ,  H01L 27/146 ,  H01L 29/205

FI (3)：

H01L 31/10 B ,  H01L 27/14 C ,  H01L 29/205