Pat

J-GLOBAL ID：200903084001209129

半導体装置の電極形成方法

Inventor： 石川 大和 ,  神山 智幸
Applicant, Patent owner： 本田技研工業株式会社
Agent (1)： 櫻井 俊彦
Gazette classification：公開公報
Application number (International application number)：1993197764
Publication number (International publication number)：1995029846
Application date： Jul. 15, 1993
Publication date： Jan. 31, 1995
Summary：

【要約】〔目的〕 半導体装置の表面に電極を形成するための簡易な方法を提供する。〔構成〕 半導体装置(11)の表面に所望の膜厚を有するポジ型の下層レジスト層(12)を形成したのち全面露光を行い(A)、この全面露光後の下層レジスト層(11)上にポジ型又はネガ型の上層レジスト層(13)を形成したのち(B)、選択的露光(C)と現像とを行うことにより、下層側が上層側よりも大きな開口を有する積層構造のレジスト層を形成し(D)、この積層構造のレジスト層をマスクとしてリフトオフ法により電極(配線も含む)(15(a)) を形成する(E,F)。

Claim (excerpt)：

半導体装置の表面に所望の膜厚を有するポジ型の下層レジスト層を形成したのち全面露光を行い、この全面露光後の下層レジスト層上にポジ型又はネガ型の上層レジスト層を形成したのち選択的露光と現像とを行うことにより、下層側が上層側よりも大きな開口を有する積層構造のレジスト層に形成し、この積層構造のレジスト層をマスクとしてリフトオフ法により電極(配線も含む)を形成することを特徴とする半導体装置の電極形成方法。

IPC (4)：

H01L 21/28 ,  H01L 21/027 ,  H01L 21/312 ,  H01L 21/3205

FI (3)：

H01L 21/30 502 C ,  H01L 21/30 573 ,  H01L 21/88 G

Patent cited by the Patent：

Cited by examiner (5)

• 特開昭57-024539
  
• 特開昭61-245531
  
• 特開昭61-256729
  
• 特開昭63-288020
  
• 特開昭60-195934