Pat

J-GLOBAL ID：200903084009226928

並列電源逆流防止回路

Inventor： 平原 実
Applicant, Patent owner： 富士通株式会社
Agent (1)： 井桁 貞一
Gazette classification：公開公報
Application number (International application number)：1992213103
Publication number (International publication number)：1994070544
Application date： Aug. 11, 1992
Publication date： Mar. 11, 1994
Summary：

【要約】【目的】 DC/DCコンバータ又はAC/DCコンバータ電源の並列運転に関し、負荷出力側からの逆流防止用のダイオードオア回路を低損失FETに取替えることを目的とする。【構成】 スイッチングトランジスタ1と変換トランス2と整流平滑回路3と制御回路4よりなるDC/DCコンバータ電源回路の並列運転において、FET6のソースとドレイン間のオンオフによる並列電源からの逆流防止回路と、変換トランス2の2次側の電圧を抵抗分圧した内部電圧と、電源装置の負荷側の電圧を抵抗分圧した外部電圧とを比較する入出力比較回路5と、変換トランス2とFET6のゲートとの間をダイオードと抵抗とで接続し、FET6のゲートとソースとの間をツェナーダイオードで接続するFET駆動回路7とを設け、FET6はゲートがスレッシュホールド電圧以上になればソースとドレイン間をオンし、スレッシュホールド電圧以下になればソースとドレイン間をオフするように構成する。

Claim (excerpt)：

スイッチングレギュレータ(1)と変換トランス(2)と整流平滑回路(3)と制御回路(4)よりなるDC/DCコンバータ電源回路の並列運転において、FET(6)のソースとドレイン間のオンオフによる並列電源からの逆流防止回路と、変換トランス(2)の2次側の電圧を抵抗分圧した内部電圧と、電源装置の負荷側の電圧を抵抗分圧した外部電圧とを比較する入出力比較回路(5)と、変換トランス(2)の2次捲線側とFET(6)のゲートとの間をダイオードと抵抗とで接続し、FET(6)のゲートとソースとの間をツェナーダイオードで接続するFET駆動回路(7)とを設け、FET(6)はゲートがスレッシュホールド電圧以上になればソースとドレイン間をオンし、スレッシュホールド電圧以下になればソースとドレイン間をオフすることを特徴とする並列電源逆流防止回路。

IPC (3)：

H02M 3/28 ,  G05F 1/56 310 ,  H02J 1/10