Pat

J-GLOBAL ID：200903084048483890

半導体装置およびその製造方法

Inventor： 脇坂 伸治
Applicant, Patent owner： カシオ計算機株式会社
Agent (1)： 杉村 次郎
Gazette classification：公開公報
Application number (International application number)：1992125474
Publication number (International publication number)：1993299469
Application date： Apr. 20, 1992
Publication date： Nov. 12, 1993
Summary：

【要約】【目的】 実装強度を低下することなく、半導体チップの実質的な実装面積を可及的に小さくする。【構成】 回路基板13上に搭載された半導体チップ11の底面外周部と回路基板13との間に粘性率が50000〜100000cp程度と高い樹脂からなる外部封止材16を2つの開口部17を残して設ける。この場合、外部封止材16の粘性率が高いので、半導体チップ11の底面中央部と回路基板13との間にまでは入り込むことはなく、また半導体チップ11の搭載エリアから周囲に大きく食み出さないすることができる。次に、粘性率が1000〜10000cp程度と低い樹脂からなる内部封止材18を一方の開口部17から外部封止材16の内側での半導体チップ11と回路基板13との間に充填するとともに、この部分に存在する空気を他方の開口部17から排出させる。

Claim (excerpt)：

回路基板上にフリップチップボンディング等により搭載された半導体チップの底面外周部と前記回路基板との間に粘性率の高い樹脂からなる外部封止材を設け、該外部封止材の内側での前記半導体チップと前記回路基板との間に粘性率の低い樹脂からなる内部封止材を設けたことを特徴とする半導体装置。

IPC (4)：

H01L 21/60 311 ,  H01L 21/52 ,  H01L 21/56 ,  H01L 23/28