Pat

J-GLOBAL ID：200903084077426137

電圧比較器およびそれを用いたパイプライン型A/Dコンバータ

Inventor： 松本 修 ,  熊本 敏夫
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 深見 久郎 (外3名)
Gazette classification：公開公報
Application number (International application number)：1996084012
Publication number (International publication number)：1997275342
Application date： Apr. 05, 1996
Publication date： Oct. 21, 1997
Summary：

【要約】【課題】 高精度なパイプライン型A/Dコンバータを提供する。【解決手段】 A/Dコンバータブロック1のSH.SBT14は、第1フェーズでアナログ電圧をサンプリングするとともにオフセット電圧を出力し、第2フェーズではサンプリングしたアナログ電圧からA/Dコンバータ13の出力電圧を減算し減算結果を出力する。次段のA/Dコンバータブロック2のA/Dコンバータ42は、SH.SBT14の出力電圧の第2フェーズの値から第1フェーズの値を減算し減算結果をデジタルコードD3に変換する。SH.SBT14に含まれる差動増幅器33のオフセットの影響が除去され、高精度なA/D変換が可能となる。

Claim (excerpt)：

クロック信号に同期して動作し、外部から与えられたアナログ電圧を所定ビット数のデジタルコードに変換するパイプライン型A/Dコンバータであって、前記クロック信号が第1の電位である期間に前記アナログ電圧をサンプリングし、前記クロック信号が第2の電位である期間に該サンプリングしたアナログ電圧を第1のデジタルコードに変換する第1のA/Dコンバータ、前記A/Dコンバータで生成された第1のデジタルコードをアナログ電圧に変換し該アナログ電圧を前記クロック信号が第2の電位である期間に出力するD/Aコンバータ、前記クロック信号が第1の電位である期間に前記外部から与えられたアナログ電圧をサンプリングするとともにオフセット電圧を出力し、前記クロック信号が第2の電位である期間に該サンプリングしたアナログ電圧から前記D/Aコンバータで生成されたアナログ電圧を減算し減算結果を出力する第1のサンプル/ホールド手段、前記第1のサンプル/ホールド手段の前記クロック信号が第2の電位である期間の出力電圧から前記クロック信号が第1の電位である期間の出力電圧を減算する第1の減算手段、前記減算手段の減算結果を第2のデジタルコードに変換する第2のA/Dコンバータ、および前記第1および第2のA/Dコンバータで生成された第1および第2のデジタルコードに基づいて前記所定ビット数のデジタルコードを生成する論理回路を備える、パイプライン型A/Dコンバータ。

IPC (4)：

H03M 1/14 ,  H03F 3/45 ,  H03M 1/10 ,  H03M 1/12

FI (4)：

H03M 1/14 A ,  H03F 3/45 Z ,  H03M 1/10 A ,  H03M 1/12 C