Pat

J-GLOBAL ID：200903084112582490

半導体装置およびその作製方法

Inventor： 山崎 舜平 ,  村上 智史 ,  小山 潤 ,  田中 幸夫 ,  北角 英人
Applicant, Patent owner： 株式会社半導体エネルギー研究所
Gazette classification：公開公報
Application number (International application number)：2000033377
Publication number (International publication number)：2000299469
Application date： Feb. 10, 2000
Publication date： Oct. 24, 2000
Summary：

【要約】【課題】 シフトレジスタ、バッファ回路など駆動回路を同一基板上に組込んだアクティブマトリクス型液晶表示装置において、画素部の開口率を向上させると共に最適なTFTの構成を提供する。【解決手段】 バッファ回路にはゲート電極とオーバーラップするLDDを設けたnチャネル型TFTを形成し、画素部のnチャネル型TFTにはゲート電極とオーバーラップしないLDDを設けた構造とする。画素部に設ける保持容量は、遮光膜と遮光膜上に形成される誘電体膜と画素電極で形成し、特に遮光膜にAlを用い、誘電体膜を陽極酸化法で形成し、酸化Al膜を用いる。

Claim (excerpt)：

同一基板上に、駆動回路と画素部とが薄膜トランジスタで構成されている半導体装置において、前記駆動回路は、ゲート電極の内側に設けられたチャネル形成領域と一導電型の第3の不純物領域と、ゲート電極の外側に設けられたソース領域またはドレイン領域を形成する一導電型の第1の不純物領域とを有する第1の薄膜トランジスタと、チャネル形成領域とソース領域またはドレイン領域を形成する一導電型とは反対の導電型の第5の不純物領域とを有する第5の薄膜トランジスタとを有していて、前記画素部は、ゲート電極の内側に設けられたチャネル形成領域と、ゲート電極の外側に設けられた一導電型の第4の不純物領域とソース領域またはドレイン領域を形成する一導電型の第1の不純物領域とを有する第4の薄膜トランジスタを有していることを特徴とする半導体装置。

IPC (4)：

H01L 29/786 ,  G02F 1/1368 ,  G09F 9/30 338 ,  H01L 21/336

FI (5)：

H01L 29/78 612 B ,  G09F 9/30 338 ,  G02F 1/136 500 ,  H01L 29/78 616 A ,  H01L 29/78 618 F

Patent cited by the Patent：

Cited by examiner (3)

• 半導体装置およびその作製方法
  Gazette classification：公開公報   Application number：特願平6-186264   Applicant：株式会社半導体エネルギー研究所
• 半導体薄膜および半導体装置
  Gazette classification：公開公報   Application number：特願平10-044659   Applicant：株式会社半導体エネルギー研究所
• 液晶表示装置
  Gazette classification：公開公報   Application number：特願平8-194451   Applicant：シャープ株式会社