Pat

J-GLOBAL ID：200903084182826981

半導体装置の配線形成方法

Inventor： 井上 智利 ,  冨田 健一
Applicant, Patent owner： 株式会社東芝
Agent (1)： 則近 憲佑
Gazette classification：公開公報
Application number (International application number)：1991256849
Publication number (International publication number)：1993102143
Application date： Oct. 04, 1991
Publication date： Apr. 23, 1993
Summary：

【要約】【構成】 GaAsICなどで必要となる配線の低抵抗化のために配線の増し積みにおいてLPDを用いる。【効果】 マスク合せの誤差を解決する。

Claim (excerpt)：

半導体装置の配線形成において、第1の配線を形成した後に該第1の配線上にさらに金属層を形成する配線において、第1の配線を形成した後にSiO2 を液相成長法により第1の配線層より厚く形成する工程と該SiO2 をマスクとして第1の配線上に渡金により金属を成長させる工程を少なくとも含む半導体装置の配線形成方法。

IPC (3)：

H01L 21/3205 ,  H01L 21/288 ,  C23C 18/42

Patent cited by the Patent：

Cited by examiner (2)

• 特開平4-290249
  
• 多層配線の形成方法
  Gazette classification：公開公報   Application number：特願平3-188516   Applicant：日本電気株式会社