Pat
J-GLOBAL ID：200903084204414534

データページ・アトミックユニットを使用する仮想テープボリューム管理装置

Inventor：
スティーブン ハラデイ

About スティーブン ハラデイ

, 
デービッド エー メイジャー

About デービッド エー メイジャー

, 
ロバート ビー ウッド

About ロバート ビー ウッド


Applicant, Patent owner：
ストレイジ・テクノロジー・コーポレイション

About ストレイジ・テクノロジー・コーポレイション


Agent (1)： 西山 善章
Gazette classification：公表公報
Application number (International application number)：2001533502
Publication number (International publication number)：2003513352
Application date： Oct. 24, 2000
Publication date： Apr. 08, 2003
Summary：
【要約】ホストプロセッサのためにデータを格納する記憶素子を使用する仮想データ記憶システムにおいて動作するインテリジェントデータ格納管理装置を提供する。本発明の格納管理装置はホストインターフェースとコントローラとを含む。ホストインターフェースはホストプロセッサから仮想ブロックをもった仮想ボリュームを受信する。コントローラはその仮想ボリュームをシーケンシャルセグメントに分割してデータページにする。各データページはその仮想ボリュームの仮想ブロックを含む。コントローラは、データページをこの仮想ボリュームの仮想ブロックにマップするためのメタデータページを、仮想ボリュームに関連づけて発生する。コントローラはこのメタデータページを使用して、選択的にこれらデータページを記憶素子に格納する。記憶素子はパーティションコンフィギュレーションをもっており、各データページに含まれる仮想ブロックの量は記憶素子のパーティションコンフィギュレーションの関数である。仮想ボリュームに関連づけられたメタデータページはメタデータページレコードを含む。各メタデータページレコードはメタデータレコードを含み、各メタデータレコードは少なくとも一つの仮想ブロックに対応する。データ記憶素子は高及び低パフォーマンス記憶素子を含む。コントローラはこのメタデータページを使用して、選択したデータページを低パフォーマンスデータ記憶素子から高パフォーマンスデータ記憶素子上に回収する。コントローラはメタデータページを使用して、高パフォーマンスデータ記憶素子から低パフォーマンスデータ記憶素子に、選択されたデータページを移動させる。
Claim (excerpt)：
データ記憶システム内で作動するインテリジェントデータ格納管理装置であって、該データ記憶システムが少なくとも一つのデータ記憶素子を使用して、該データ記憶システムに接続された少なくとも一つのホストプロセッサのために前記データ記憶素子にデータを記憶するようにされているインテリジェントデータ格納管理装置において、 該インテリジェントデータ格納管理装置は、 複数のブロックを有するボリュームをホストプロセッサから受信するホストインターフェースと、 前記ボリュームをシーケンシャルセグメントにセグメント化してデータページに分割するコントローラと、を含み、 前記データページの夫々が、前記ボリュームの少なくとも一つのブロックを含み、前記データページを前記仮想テープボリュームのそれぞれの仮想テープブロックにマップするためのメタデータページを、前記コントローラが前記仮想テープボリュームに関連づけて発生する、ことを特徴とするインテリジェントデータ格納管理装置。
IPC (4)：
G06F 12/00 514 ,  G06F 12/00 501 ,  G06F 3/06 302 ,  G06F 3/06 303
FI (4)：
G06F 12/00 514 E ,  G06F 12/00 501 B ,  G06F 3/06 302 J ,  G06F 3/06 303 Z
F-Term (8)：
5B065BA07 ,  5B065CE04 ,  5B065CH18 ,  5B065ZA16 ,  5B082CA01 ,  5B082CA11 ,  5B082CA13 ,  5B082FA04
Patent cited by the Patent：
Cited by examiner (3)

Return to Previous Page

TOP

BOTTOM