Pat

J-GLOBAL ID：200903084248051510

PLL回路

Inventor： 栗田 菊夫
Applicant, Patent owner： 松下電器産業株式会社
Agent (1)： 小鍜治 明 (外2名)
Gazette classification：公開公報
Application number (International application number)：1994233759
Publication number (International publication number)：1996097712
Application date： Sep. 28, 1994
Publication date： Apr. 12, 1996
Summary：

【要約】【目的】 移動体通信等の発振回路に使用するPLL回路に関し、集積回路及び基準発振器をそれぞれ1種類のみ用意すれば、多数の発振周波数に対応できるPLL回路を提供する。【構成】 分周比を設定するメモリ60は書き込み可能な不揮発性メモリ60とするとともに、外部端子62からの信号で前記メモリ60の内容が変更できる書き込み制御回路61を設けた構成としたものである。したがって、書き込み制御回路61で不揮発性メモリ60を必要な発振周波数の内容に設定することにより、多数の発振周波数に対応できるPLL回路となる。

Claim (excerpt)：

1つの集積回路内に基準発振器の入力端子と、この入力端子に接続された発振器と、この発振器の出力に接続された第1の分周器と、可変周波数発振器の出力が供給される入力端子と、この入力端子に接続された第2の分周器と、この第2の分周器の出力と前記第1の分周器の出力とを比較する位相比較器と、この位相比較器の出力に接続されたチャージポンプ回路と、このチャージポンプ回路の出力が接続された出力端子と、前記第2の分周器の分周比を設定するために設けられたメモリとを備え、前記メモリは書き込み可能な不揮発性メモリとするとともに、このメモリには外部端子からの信号でその内容が変更できる書き込み制御回路を設けたPLL回路。