Pat

J-GLOBAL ID：200903084290217371

薄膜トランジスタおよびこれを用いた液晶表示装置並びに薄膜トランジスタの製造方法

Inventor： 沼野 良典 ,  岩佐 俊典 ,  小林 和弘 ,  村井 博之 ,  升谷 雄一 ,  中嶋 健 ,  野口 和彦 ,  森田 毅 ,  久保田 健 ,  児玉 諭
Applicant, Patent owner： 三菱電機株式会社
Agent (1)： 大岩 増雄
Gazette classification：公開公報
Application number (International application number)：1996208072
Publication number (International publication number)：1998051001
Application date： Aug. 07, 1996
Publication date： Feb. 20, 1998
Summary：

【要約】【課題】 ソースおよびドレイン電極材料の低抵抗化を図り、チャネル部分への光照射を遮ることができる自己整合型のTFTとその製造方法を提供する。【解決手段】 ガラス基板1上に不透明材料よりなるゲート電極2a、ゲート配線2b、ゲート絶縁膜3、a-Si膜4を形成する。これにポジレジスト5を塗布後、ガラス基板1裏面側から、ゲート電極2aと自己整合させ、ポジレジスト5を露光する。次に、基板表面側からTFT部分だけを覆う表面露光用マスク11を用いて露光し、不要なレジスト5を除去する。続いてPイオン注入によりn+a-Si膜7を形成後、例えばCr、Al等の不透明材料よりなるソースおよびドレイン電極6を形成する。この方法によれば、配線の低抵抗化が図られ、さらに、チャネル部上にポジレジスト5を残すことにより、光リーク電流が小さく、コントラストが高く、クロストークが発生しない液晶表示装置が得られる。

Claim (excerpt)：

透明絶縁性基板上に形成された不透明材料よりなるゲート電極、このゲート電極上にゲート絶縁膜を介して設けられた、チャネル部となる半導体層、上記半導体層と共に半導体素子を形成する、不透明材料よりなるソースおよびドレイン電極を備え、上記ゲート電極と上記ソースおよびドレイン電極との重なりがほとんど無いことを特徴とする薄膜トランジスタ。

IPC (2)：

H01L 29/786 ,  H01L 21/336

FI (3)：

H01L 29/78 616 N ,  H01L 29/78 616 V ,  H01L 29/78 619 B